Artesis Plantijn Hogeschool Antwerpen
Wetenschap en Techniek
campus Spoor Noord Ellermanstraat
Ellermanstraat 33 - 2060 Antwerpen
wt@ap.be
Digital Fundamentals24986/1704/1920/1/93
Studiegids

Digital Fundamentals

24986/1704/1920/1/93
Academiejaar 2019-20
Komt voor in:
  • Bachelor in de elektronica-ICT, trajectschijf 1
Dit is een enkelvoudig opleidingsonderdeel.
Studieomvang: 5 studiepunten
Men kan dit opleidingsonderdeel niet volgen binnen een
  • examencontract (met het oog op het behalen van een creditbewijs).
  • examencontract (met het oog op het behalen van een diploma).
Titularis: Van Merode Dirk
Andere co-titularis(sen): Smets Marc
Onderwijstalen: Nederlands
Kalender: Semester 1
Dit opleidingsonderdeel wordt gequoteerd op 20 (tot op een geheel getal).
Mogelijke grensdata voor leerkrediet: 15.10.2019 (1ste semester)
Tweede examenkans: wel mogelijk.
Tolereerbaarheid: Dit opleidingsonderdeel is tolereerbaar onder de voorwaarden van de opleiding waarvoor je bent ingeschreven.
Totale studietijd: 130,00 uren

Volgtijdelijkheid

Op dit opleidingsonderdeel is er geen volgtijdelijkheid van toepassing.

Korte omschrijving

Dit vak omvat de basisbouwstenen van de digitale systemen, combinatorisch & sequentieel. 

We bestuderen wat digitale gegevens zijn en hoe we die kunnen voorstellen en bewerken.  We bestuderen verschillende talstelsels, digitale bewerkingen en verdiepen ons in de booleaanse algebra om de logische basisfuncties te leren kennen en te vereenvoudigen.
Op basis van die basisfuncties bouwen we concrete combinatorische systemen op zoals comparators, multiplexers, adders, encoders, decoders, …

We ontwerpen sequentiële schakelingen vertrekkend van flip flops. Hierin zien we timers, registers, tellers en finite state machines.

We bekijken hoe we van een analoge waarde een digitale kunnen maken en omgekeerd.

Tot slot kijken we naar de verschillende geheugens.

In het labo gaan we de verschillende logische schakelingen uit de theorie bouwen in een FPGA, een herconfigureerbare logische chip. Vertrekkende vanuit de logische basisschakelingen zullen we meer uitgebreide systemen opbouwen, analyseren en simuleren.

OLR-Leerdoelen (lijst)

De PBA elektronica-ICT bepaalt mogelijke oplossingen en maakt onderbouwde keuzes in componenten voor elektronische en/of ICT-systemen, zowel wat hard- als software betreft.
begrijpt hoe talstelsels zijn opgebouwd en waarvoor ze gebruikt worden
begrijpt hoe digitale coderingen zijn opgebouwd en waarvoor ze gebruikt worden
begrijpt de werking van logische poorten
begrijpt de opbouw en werking van logische schakelingen
gebruikt talstelsels
Begrijpt de werking van latches en flip-flops
Begrijpt hoe telschakelingen zijn opgebouwd en waarvoor ze gebruikt worden
Begrijpt hoe registers zijn opgebouwd en waarvoor ze gebruikt worden
Begrijpt hoe geheugenschakelingen zijn opgebouwd en waarvoor ze gebruikt worden
De PBA elektronica-ICT ontwerpt en ontwikkelt elektronische en/of ICT-systemen.
past digitale coderingen toe
gebruikt de logische functies om logische schakelingen op te bouwen
Bouwt sequentiële schakelingen op.
gebruikt de logische functies om logische schakelingen op te bouwen
Bouwt sequentiële schakelingen op.
De PBA elektronica-ICT stelt bestaande elektronische en ICT-bouwstenen samen tot een werkend hardware- of softwaresysteem.
bouwt met behulp van combinatorische logica digitale schakelingen op
simuleert een digitale logische schakeling
Ontwerpt telschakelingen
Stelt met behulp van sequentiële schakelingen digitale systemen samen
Simuleert digitale schakelingen
De PBA elektronica-ICT test elektronische en/of ICT-systemen, toetst ze aan de vooropgestelde vereisten en stuurt bij waar nodig.
vereenvoudigt logische schakelingen op een gestructureerde wijze
verifieert de correcte werking van schakelingen via simulatie
optimaliseert een digitale logische schakeling
Verifieert de werking van digitale systemen via simulatie

Leerinhoud

Theorie:

Binaire logica & basisfuncties
Vereenvoudiging van logische functies
Talstelsels & binaire bewerkingen
Combinatorische systemen
Latches, flipflops, tellers, timers & registers
Synchrone tellers
State machines
Analoog-digitaal & digitaal-analoog conversie
Geheugens

Labo:

Binary Logic
Logic Gates
Logic ICs
VHDL
Project set-up
Analytic Tools
Design Methods
Combinatorial Logic
Simulation
Sequential Logic
Signal conditioning
State Machines
Arithmetic Logic Unit (ALU)

Studiematerialen (tekst): Verplicht

ELEKTRONISCHE LEEROMGEVING: (vrij ter beschikking voor elke student)

In een cursus bij dit opleidingsonderdeel op de elektronische leeromgeving (Moodle) worden de slides bij theorie en praktijk aangeboden. Deze vormen de kern van de te kennen en te kunnen leerstof. Aanvullend studiemateriaal, audiovisuele kennisclips en studie-informatie wordt er ook aangeboden.

ONLINE CURSUS: (vrij beschikbaar voor elke student)

De Engelstalige cursus wordt ter referentie aangeboden, die kan gebruikt worden voor zelfstudie.

LAPTOP:

De student dient voor dit opleidingsonderdeel zijn/haar persoonlijke laptopcomputer te gebruiken. Er worden faciliteiten geboden voor de aanschaf/installatie van de noodzakelijke software.

Onderwijsorganisatie

Werkvormen
Hoor- en/of werkcolleges29,25 uren
Practicum en/of oefeningen39,00 uren
  • Duur: Semester
Werktijd buiten de contacturen61,75 uren

Toetsing (lijst)

Evaluatie(s) voor de eerste examenkans
MomentVorm%Opmerking
AcademiejaarVaardigheidstoets hands on permanent (Permanente evaluatie)20,002 * hands-on test op 10%, digitaal
AcademiejaarKennistoets40,00NA MODULE 2: open en gesloten vragen: momentopname op examen, digitaal
AcademiejaarVaardigheidstoets hands on40,00NA MODULE 2: casus: momentopname op examen, digitaal en mondeling
Evaluatie(s) voor de tweede examenkans
MomentVorm%Opmerking
Tweede examenperiodeKennistoets40,00open en gesloten vragen: momentopname op examen, digitaal
Tweede examenperiodeVaardigheidstoets hands on60,00casus: momentopname op examen, digitaal en mondeling

Toetsing (tekst)

Permanente evaluatie met verplichte aanwezigheid.
Er wordt een 0 op het deelexamen (Vaardigheidstoets hands on permanent)  gegeven indien de student 4 of meer keer ongewettigd of gewettigd afwezig is op semesterbasis.
De student kan 1 afwezigheid inhalen en dit enkel indien het organisatorisch mogelijk is. De student neemt het initiatief om binnen de 3 kalenderdagen na de gemiste sessie met de lector deze inhaalsessie in te plannen.

De studenten krijgen twee keer een test om een digitale schakeling te ontwerpen op de FPGA, die telkens voor 10% van het totaal mee telt.

Toetsing na Module 2

De studenten krijgen een digitale kennistoest over de theorie met open en gesloten vragen, op 40% van de punten.

De studenten krijgen een vaardigheidstoets om een digitale schakeling te ontwerpen op de FPGA, op 40% van de punten.